【プレスリリース概要】
混在言語の検証および ASIC、FPGA デバイス向け先端設計ツールのパイオニアである Aldec, Inc. (以下 アルデック社) は本日、VHDL/Verilog 混在シミュレーションに対応した低価格版の Active-HDL™ Designer Edition をリリースしたことを発表。

【プレスリリース内容】
HENDERSON, Nevada – 2009 年7月14日 – 混在言語の検証および ASIC、FPGA デバイス向け先端設計ツールのパイオニアである Aldec, Inc. (以下 アルデック社) は本日、VHDL/Verilog 混在シミュレーションに対応した低価格版の Active-HDL™ Designer Edition をリリースしたことを発表します。FPGA設計者が混在言語対応シミュレータを利用する場合、EDA 各社から提供される製品は、安くても数百万円という価格帯です。一方、FPGA 各社から提供される HDL シミュレータは十万円強という価格帯で両者には大きな価格のギャップが存在していました。このギャップを解消するために Active-HDL Designer Edition をリリースいたしました。数十万円という価格帯で、VHDL/Verilog/SystemVerilog混在言語のシミュレーションが実行できます。実行行数制限はなく、シミュレーション速度は、FPGA 各社から提供される HDL シミュレータの約2倍に設定されています。

Active-HDL について
Active-HDL には、Designer Edition 以外に Plus Edition 及び Expert Edition という製品ラインアップがあります。これらのシミュレーション速度は Designer Edition の約3倍に設定されています。また、コード・カバレッジ、SystemC、アサーション・ベース検証、SWIFT インターフェース、MATLAB/Simulink® 協調検証といった先進の機能を必要とする設計者には Designer Edition からのアップグレード・パスも用意しています。

供給について
Active-HDL Designer Edition は、アルデック社および各国の販売代理店より供給されています。1年間のタイム・ベース・ライセンス形態で、ノードロック（198,000）またはフローティング（247,500）を選択できます。日本国内の販売およびサポートについては、アルデック・ジャパン株式会社が行います。Active-HDL のダウンロード及び評価ライセンスはhttp://www.aldec.com/downloads から申請できます。

アルデック社について
EDA ツールベンダとして23年の歴史を持つアルデック社は、コストパフォーマンスの高い製品を政府機関、航空宇宙産業、通信機器産業、自動車産業、産業機器メーカーなどの顧客に提供しています。パテントを取得したテクノロジによるグラフィカルデザインエントリ、HDL シミュレータ、Lint チェッカ、ハードウェアアクセラレータ/エミュレータ、IP コア、DO-254 検証ソリューション、エンジニアリングコンサルティングといった製品やサービスを提供しています。アルデック社の経営方針は、継続的なキーテクノロジの革新、製品の品質向上、さらに顧客満足を基盤としています。アルデック社および各製品の詳細情報は、http://www.aldec.co.jp/ をご覧ください。
Active-HDL および Aldec はアルデック社の商標です。その他全ての商標または登録商標は当該各社に帰属します。

【プレスリリース連絡先】
アルデック・ジャパン株式会社 藤永 康博
TEL：03-5312-1791
info@aldec.co.jp